



is 101001011100000000000000 . (5*3+=15)

 $(5 \times 12 + 75)$

危險 hazard、control 危險、data 危險。(5*3+=90) / 5

(5*4+=110)

與控制輸出有

1 bit predictor change direction, if misprediction ~~the~~ happen

2 bit predictor change direction, if misprediction in a row happen

2 bit: YRYNYYYYYYYYYNYYYYYYNYYYY

0 7. 記憶體階層中主要使用的 Most memory hierarchy use (1) (記憶體概念) concept to store data 來存放資料，使用 (2) (記憶體概念) concept to store tag 來存放快取或虛擬記憶的標籤，最早蘋果二號家用電腦使用 Early days Apple II home computer used (3) (記憶體概念) 的 (4) 來存放程式與資料 to store software and data. ($5 \times 4 = 215$)

5 8. 靜態隨機存取記憶體 SRAM 將位元資料儲存於 SRAM store bit data in (1) 中，其特性是不需要更新 refresh 電容 which needs no refreshing, 通常每個位元需要 usually each bit needs (2) 個電晶體電路儲存 transistors, 可提供系統 to provide system with (3) 功能。($5 \times 3 = 230$)

0 9. 記憶體階層系統是要提供使用者/程式設計師 Memory hierarchy can provide user or programmer a (1) 記憶體 memory, 因為程式的指令與資料常提供 for code or data often present (2) 可供利用 to be exploited; 這種特性又可細分成 which can be further divided into (3) 與 (4)。($5 \times 4 = 250$)

5 10. 一個記憶體區塊可放置在快取中的任一位置的方法 A memory block can only be place only in cache location 稱為 (1) 快取 cache; 若只可放置於唯一快取位置 can appear in any cache location 的方法稱為 (2) 快取; 介乎前兩者之間, 可放置在若干個快取位置 can appear in some cache locations 的方法是 (3) 快取; 當快取記憶體區塊位置不敷使用時 when locations run out, 需要作 cache needs to (4) 的動作。($5 \times 4 = 270$)

0 11. Intel 第 13 代 RaptorLake CPU 中的 Raptor Cove 高效核心 (P-core) Intel 13th gen iCore CPU RaptorLake has a P-Core RaptorCove 是 64 位元處理器架構 a 64-bit architecture, 實體位址定址 44 位元記憶體空間 with 44th physical address space, 快取區塊為 32 位元組 32 byte cache block, 其第二層快取記憶 L2 cache 是 2MB 16 路集合關聯式 (2MB 16-way set associative L2) 結構, 此一 L2 快取共容納 (1) 區塊, 分成 (2) 集合 (列), 全部位址位元數, 扣除區塊偏移 (block offset) 的 5 位元, 索引需要 (3) 位元, 標籤需要 (4) 位元。($5 \times 4 = 290$)

12. 請寫出一個本學期課程中, 你所學習到最重要的計算機系統設計觀念或設計技術, 為什麼它重要? Please write up the most important concept or technique you learned from this course? Why? ($2 \times 5 = 300$)

10 The most important concept I learned from this course is floating point. Because I really enjoy when study and do exercise about floating point. I think I prefer understand the course before mid-term exam than after exam, so the floating point is the most important concept I learned.

1. FP32 56.25×3.75
1-8-32

$$56.25 \times 3.75 = 210.9375$$

$$210_{10} = 11010010_2$$

$$0.9375_{10} = 0.1111_2$$

$$11010010.1111 = 1.1010010111 \times 2^7$$

$$7 + 127 = 134_{10} = 10000110_2$$

$$\begin{array}{c} 0 \\ \uparrow \\ \text{sign} \end{array} \quad \begin{array}{c} 10000110 \\ \uparrow \\ \text{exp} \end{array} \quad \begin{array}{c} 1010010111100000000000000000 \\ \uparrow \\ \text{mantissa} \end{array}$$

2、

	ALU 動作	ALU Op		ALU Op	Ins. Format	ALU 動作
lw	add	00	slt	10	R-Type	set on less then
beq	sub	01	lwi	10	R-Type	add
lwi	funct	10				

3、
結構危障、控制危障、數據危障

4、
停滯(Pipeline Stall)、分支預測(Branch Predict)、延遲分支(Delayed Branch)

高效能管線 → 分支預測

5、

直接背，这个没救，6个都要背

- EX/MEM.RegWrite and EX/MEM.RegisterRd $\neq 0$
- EX/MEM.RegisterRd == ID/EX.RegisterRs
- EX/MEM.RegisterRd == ID/EX.RegisterRt
- MEM/WB.RegWrite and MEM/WB.RegisterRd $\neq 0$
- MEM/WB.RegisterRd == ID/EX.RegisterRs
- MEM/WB.RegisterRd == ID/EX.RegisterRt

控制输出：

- ForwardA = 01
- ForwardA = 10



Forwarding Stage Register:

EX/MEM、MEM/WB 的
write=1 和 Rd $\neq 0$

Rd 同：ID/EX 的 Rs Rt!

6、

1bit 分支预测器：错误预测 1次

2bit 分支预测器：连续错误预测 2次

	TTTT'	TTTT'	TTTT'	TFTT'	TTTT'	FTTT'	T	→ 25
1B	YYY <u>N</u>	<u>N</u> YYY	YYYY	<u>YNN</u> Y	YYYY	<u>N</u> NY	Y	→ x6
2B	YYY <u>N</u>	YYY <u>Y</u>	YYY <u>Y</u>	<u>YNN</u> Y	YYY <u>Y</u>	<u>N</u> YYY	Y	→ x3

1B Acc. : 76%

2B Acc. : 88%

7.

(1) SRAM (2) CAM (3) SAM (4) 磁帶

8.

(1) flip-flop (2) 6-8 (3) 讀寫

9.

(1) 又大又快 (2) 區域性 (3) 時間 (4) 空間

10.

(1) 全關聯式 (2) 直接對應 (3) 集合關聯式 (4) 置換

11.

intel 13th CPU's P-Core is 64bits architecture.

44 byte phy. addr.

32 byte cache block

L2 cache 2MB = $2 \times 1024 \times 1024 = 2097152$ (byte)

16-ways 關聯式集合

$$(1) \frac{2097152}{32} = 65536 \text{ (} 2^{16} \text{) blocks.}$$

$$(2) \frac{65536 \text{ (blocks)}}{16 \text{ (ways)}} = 4096 \text{ (} 2^{12} \text{) sets.}$$

$$(3) \overset{\text{idx}}{\text{索引位元}} = \log_2(\text{sets}) \quad \log_2 4096 = 12 \neq$$

$$(4) \overset{\text{tag}}{\text{標籤位}} = \text{phy. addr space} - \text{idx} - \text{offsets}$$

P35

$$= \underset{\text{phy.}}{44} - \underset{\text{idx}}{12} - \underset{\text{offsets}}{5} = 27 \neq$$

